



Сложни Програмируеми Логически
Прибори

Complex Programmable Logic Devices
CPLD

От PLD към CPLD




Типична CPLD Архитектура




Xilinx CoolRunner

CoolRunner – Функционален Блок

В един CoolRunner чип има от 2 до 32 функционални блока.




CoolRunner – Макроклетка (опростена схема)




CoolRunner - Макроклетка (цялостна схема)

Управляващите входове на тригера се свързват или към глобални сигнали (GSR, GCK) или към изходите на PLA (CTC, PTC, PTA, CTS, CTR)




CoolRunner – Входно/Исходен Блок



Програмиране на CoolRunner

Записването на конфигурацията се извършва чрез JTAG интерфейс.



Край